Dept. of Electronic Engineering, Tsinghua University, Beijing 100084;
low power; interconnection buffer; multi-stage buffer; driver-array;
机译:片上互连网络中的自适应通道缓冲区ȁ4;功率和性能分析
机译:片上互连网络中的自适应通道缓冲区ȁ4;功率和性能分析
机译:片上互连网络中路由器的两级FIFO缓冲区设计
机译:使用驱动器阵列的片上IP互连低功耗缓冲器的设计
机译:多处理器片上系统的片上互连网络的设计和分析。
机译:惯性测量单元数据采集和处理的片上低功耗高灵活性系统的设计与实现
机译:低功耗,低延迟收发器设计使用D-TGMS触发器用于片上互连