高速低功耗片上互连接收电路研究与设计

摘要

随着集成电路工艺进入深亚微米和纳米工艺，以及片上系统(SOC)与片上网络(NOC)技术的不断发展与成熟，互连线正逐步替代传统的逻辑门，成为大规模芯片的延迟与功耗问题的瓶颈，低摆幅互连技术的出现有效地克服了上述问题，从而逐步成为国内外高速低功耗互连研究新的新热点。
　　本课题设计用于低摆幅互连的接收电路，包括电压型传输模式和电流型传输模式。所设计的结构采用了改进型的灵敏放大器，用以提升电路稳定性，接收电路引入了判决反馈均衡电路，用以抑制传输线的码间串扰，降低误码率。所设计的电路在双时钟沿工作，从而提升了传输率，电路通过10mm互连线，传输率为2Gb/s，功耗为0.309mW，单位能耗为0.170pJ/bit。将所设计的电压型结构，通过结构的改进，转化为电流型结构，性能、功耗与电压型结构相当。本课题还基于文献设计了电流型的传输线电路，包括发送电路和接收电路，通过10mm传输线，传输率同样达到2Gb/s，功耗为0.1719mW，单位能耗为0.11pJ/bit。
　　所设计的低摆幅互连的接收电路与传统使用的缓冲器插入技术互连比较，在性能和功耗上有较大优势，与文献中的相关设计比较，传输率数量级相当，但功耗与能耗有一定的优势，结果说明了低摆幅互连的前景。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1课题背景与研究意义

1.2国内外研究现状

1.3论文的主要内容与章节安排

第二章 低摆幅互连基本理论

2.1经典的低摆幅互连结构

2.2高速互连的接收电路

2.3传统灵敏放大器结构

2.4互连线模型介绍

2.5本章小结

第三章 基于电压型灵敏放大器接收电路设计

3.1接收电路总体框架设计

3.2改进型灵敏放大器设计

3.3其他模块设计

3.4版图设计

3.5增加传输线模型的接收电路分析

3.6本章小结

第四章 基于电流型灵敏放大器接收电路设计

4.1电流型与电压型理论性能比较

4.2基于电压型灵敏放大器改进的电流型接收电路设计

4.3一种适用于电流型传输的互连电路设计

4.4本章小结

第五章 数据与结果分析

5.1电流型与电压型接收电路仿真比较

5.2高速互连整体仿真

5.3本章小结

第六章 总结和展望

6.1主要工作和创新点

6.2后续研究工作

参考文献

致谢

攻读硕士学位期间已发表或录用的论文