一种具有多片高速采样芯片的相干接收电路

摘要

本实用新型公开了一种具有多片高速采样芯片的相干接收电路，包括相干接收机（1）、高速采样ADC芯片、FPGA芯片（4）、第一时钟扇出芯片（5）、D触发器（6）、第二时钟扇出芯片（7）；高速采样ADC芯片数量采用两片或者四片；高速采样ADC芯片的模拟输入端同相干接收机（1）模拟输出端连接；高速采样ADC芯片的并行数据输出端同FPGA芯片（4）的数据输入口相连接；第一时钟扇出芯片（5）的输出端分别接高速采样ADC芯片的时钟输入端、D触发器（6）的时钟输入端；D触发器（6）的输出端接第二时钟扇出芯片（7）的输入端；第二时钟扇出芯片（7）的输出端分别接高速采样ADC芯片的同步输入端;本实用新型装置可以在一片高速ADC的四个采样通道的采样率无法满足采样要求的情况下，通过采用两片或者四片高速ADC实现提高采样率和提高整体系统传输速率的作用。