Eine synthesefähige CPU als Kern eines Mikrocontroller-Baukastensystems

摘要

Das Design eines in der industriellen Anwendung weit verbreiteten Mikrocontroller-Kernes wird in seiner Methodik vorgestellt. Bei dieser CPU handelt sich um eine CISC-Architektur mit einer Datenbusbreite von 8bit. Der Entwurf wurde mittels VHDL und Synthese (Synopsys) erstellt.rnVorrangiges Ziel bei der Entwicklung war es, einen Entwurf auf weitgehend technologieunabhängiger Basis bereitzustellen. Bereits bestehende Realisierungen des Mikrocon-trollers sind als Custom-Designs implementiert und daher auf die verwendete Technologie festgeschrieben.rnDie Nutzung des Designs tritt in einem Baukastensystem mit einem Satz von Mikrocontroller-Peripherie-Bausteinen auf. Dieses soll, das Erstellen einer maßgeschneiderten Mikrocontrollerlösung in Form eines ASIC ermöglichen. Daher wurde die CPU in mannigfaltig parametriesierbarer Form erstellt.