School of Electrical Engineering Victoria University PO BOX 14428, Melbourne City MC 8001, Australia;
high-speed integrated circuits; sample and hold circuits; high-speed integrated circuits; integrated circuit design; error analysis; circuit analysis;
机译:用于线性化CMOS样品和保持电路的紧凑型校准模型
机译:使用双输出-OTA的简单准确的CMOS样品和保持电路
机译:基于CMOS传输线的高速采样保持电路
机译:高精度CMOS样品和保持电路性能分析
机译:CMOS技术中的双极性器件表征和设计,用于设计高性能低成本BiCMOS模拟集成电路
机译:机械上灵活的高性能CMOS逻辑电路
机译:130-nm CmOs工艺中由于栅极氧化过压引起的采样和保持放大器的电路性能下降
机译:高性能单片采样保持电路的器件技术。