首页> 外文OA文献 >Circuit Performance Degradation of Sample-and-Hold Amplifier Due to Gate-Oxide Overstress in a 130-nm CMOS Process

【2h】

Circuit Performance Degradation of Sample-and-Hold Amplifier Due to Gate-Oxide Overstress in a 130-nm CMOS Process

机译：130-nm CmOs工艺中由于栅极氧化过压引起的采样和保持放大器的电路性能下降

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jung-sheng Chen; Ming-dou Ker;
展开▼
作者单位

展开▼
年度 2006
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Circuit Performance Degradation of Switched-Capacitor Circuit with Bootstrapped Technique due to Gate-Oxide Overstress in a 130-nm CMOS Process [J] . Jung-Sheng CHEN, Ming-Dou KER IEICE Transactions on Electronics . 2009,第1期

机译：在130nm CMOS工艺中由于栅极氧化物过应力而导致的自举技术导致开关电容器电路的电路性能下降
2. Circuit Performance Degradation of Switched-Capacitor Circuit with Bootstrapped Technique due to Gate-Oxide Overstress in a 130-nm CMOS Process [J] . Jung-Sheng CHEN, Ming-Dou KER IEICE Transactions on Electronics . 2008,第3期

机译：在130nm CMOS工艺中由于栅极氧化物过应力而导致的自举技术导致开关电容器电路的电路性能下降
3. Impact of MOSFET Gate-Oxide Reliability on CMOS Operational Amplifier in a 130-nm Low-Voltage Process [J] . Ker M.-D., Chen J.-S. IEEE transactions on device and materials reliability . 2008,第2期

机译：MOSFET栅极氧化物可靠性对130nm低压工艺中CMOS运算放大器的影响
4. Circuit Performance Degradation of Sample-and-Hold Amplifier Due to Gate-Oxide Overstress in a 130-nm CMOS Process [C] . Jung-Sheng Chen, Ming-Dou Ker . 2006

机译：在130 nm CMOS工艺中由于栅极氧化物过应力而导致的采样保持放大器的电路性能下降
5. High-performance CMOS switched-current circuits for low-voltage signal processing applications [D] . Huang, Renyuan 1998

机译：用于低压信号处理应用的高性能CMOS开关电流电路
6. Mechanically Flexible and High-Performance CMOS Logic Circuits [O] . Wataru Honda, Takayuki Arie, Seiji Akita, -1

机译：机械上灵活的高性能CMOS逻辑电路
7. Design of charge pump circuit with consideration of gate-oxide reliability in low-voltage CMOS processes [O] . Ming-dou Ker, Senior Member, Shih-lun Chen, 2006

机译：考虑低压CmOs工艺中栅氧化层可靠性的电荷泵电路设计
8. 18-GHz, 10.9-dBm Fully-Integrated Power Amplifier with 23.5% PAE in 130-nm CMOS [R] . Cao, C. , Xu, H. , Su, Y. , 2005

机译：18 GHz，10.9 dBm全集成功率放大器，130 nm CmOs中具有23.5％paE

Circuit Performance Degradation of Sample-and-Hold Amplifier Due to Gate-Oxide Overstress in a 130-nm CMOS Process

著录项

引文网络

相似文献

相关主题

期刊订阅