Department of EEE/ENI, BITS Pilani, India;
Department of EEE/ENI, BITS Pilani, India;
Department of EEE/ENI, BITS Pilani, India;
SRAM cells; Stability analysis; Circuit stability; Microprocessors; Computer architecture; Inverters;
机译:紧凑型低VDDmin 6T SRAM,采用双分裂控制辅助方案,提高了单元稳定性,读取速度和写入余量
机译:有机和混合6-T SRAM单元的噪声容限,写入能力和读取稳定性的设计和分析
机译:新型非对称6T SRAM单元,采用65 nm CMOS技术的写辅助技术
机译:6T SRAM Cell设计性能和边缘读/写辅助技术的比较分析
机译:基于7NM FinFET的6T SRAM细胞瞬态和DC分析性能分析
机译:功耗优化的变化感知双阈值SRAM单元设计技术
机译:用于低功耗的恢复电路减少6T和8T SRAM单元的摆动,改进了读写边距