Computer Engineering Research Center Department of Electrical and Computer Engineering University of Texas, Austin, 78712-1084, USAc;
3D test; test access mechanism; test scheduling;
机译:用于3D堆叠IC系统中的预绑定TSV测试的BIST方法论,架构和电路
机译:3D堆叠式IC的绑定后测试的优化方法
机译:3D堆叠式IC的绑定后测试的优化方法
机译:统一的3D测试架构,用于可变测试数据带宽跨绑定,部分堆栈和后键盘测试
机译:设计用于3D集成电路中的键合前可测试性。
机译:对TPI测试的一些观察:根据临床数据评估结果:一些变量对部分特异性固定的影响
机译:在3D堆叠式IC中进行键合后模具内部/外部测试的优化方法