机译:3D堆叠式IC的绑定后测试的优化方法
Duke University, Durham, NC, 27708, USA;
Duke University, Durham, NC, 27708, USA;
Kapeldreef 75, 3001, Leuven, Belgium;
3D-SIC; TSV; Integer Linear Programming; DFT; Optimization;
机译:3D堆叠式IC的绑定后测试的优化方法
机译:基于重用的3D堆叠IC的预粘合和后粘合测试优化
机译:逻辑堆叠的3-D存储器的绑定后互连测试和诊断
机译:在3D堆叠式IC中进行键合后芯片内部/外部测试的优化方法
机译:基于TSV的3D堆叠式IC的测试设计和测试优化技术。
机译:晶圆级底部填充对热循环测试过程中超薄芯片堆叠式3D-IC组件微凸点可靠性的影响
机译:在3D堆叠式IC中进行键合后模具内部/外部测试的优化方法