Dept of Electronics Telecommunication Jadavpur University Kolkata-700032, Indiac;
DG MOS; DIBL; SCEs; Work Function Engineered Gate (WFEG); gate underlap;
机译:包含功函数设计的二元金属合金栅电极的介电袋对柔和的SCE的双栅极MOSFET的分析建模和性能表征
机译:具有源极/漏极横向高斯掺杂分布的栅极下叠式DG MOSFET的电势分布和阈值电压的分析模型
机译:栅下重叠双栅MOS晶体管的分析亚阈值电势分布模型
机译:二元金属合金对称双栅极下划线MOSFET的分析潜力分布模型作为闸门电极
机译:双栅极MOSFET中短沟道效应的分析模型。
机译:首要原理的砷和锑双栅极MOSFET的性能
机译:低压栅极叠底双栅极MOSFET对栅极失准的高容限