Peter Gr#x00FC;
nberg Institut 9 (PGI 9), JARA-FIT, Forschungszentrum J#x00FC;
lich, 52425 J#x00FC;
lich, Germany;
and JARA - Fundamentals of Future Information Technologies;
机译:直接源极到漏极隧穿区中的掺杂隔离肖特基源极/漏极双栅MOSFET设计
机译:源/漏区有掺杂物隔离区的三栅锗隧穿场效应晶体管的透视分析
机译:利用肖特基界面处的杂质隔离,优化金属源/漏SOI MOSFET的RF性能
机译:SI纳米线隧道FET具有外延NISI2源/排水和掺杂剂分离
机译:使用等离子体浸没离子注入和外延二硅化钴作为掺杂源的超浅结制造。
机译:具有InAs / Si异质结和源极口袋结构的双栅隧道FET的漏极电流模型
机译:硅纳米线晶体管源极和漏极中离散掺杂剂的非微扰散射的三维非平衡格林函数模拟