Floating point arithmetic; asynchronous logic circuits; pipeline processing; very-large-scale integration;
机译:流水线IEEE-754标准浮点加法器与非流水线加法器的比较
机译:基于IEEE-754的量子信号的广义浮点表示和操纵
机译:用于神经形态架构的IEEE 754浮点加法
机译:操作数优化异步IEEE 754双精度浮点加法器
机译:使用HOL对IEEE-754表驱动的浮点指数函数进行分层验证。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:操作数优化的异步IEEE 754双精度浮点加法器