School of Electrical Computer Eng. Purdue University W. Lafayette, IN 47907, U.S.A.;
机译:高性能VLSI逻辑电路中检测路径延迟故障的测试向量对的特性
机译:在标准扫描电路中测试路径延迟故障所需的输入必要分配
机译:路径延迟故障可检测时序电路的构建方法
机译:互连电路中路径延迟故障的DFT方法
机译:自动诊断数字集成电路中的路径延迟故障。
机译:模糊推理系统方法在双回输电线路中串联并联和同时串联-并联故障的定位
机译:数字逻辑电路中路径延迟故障的有效诊断*