AI写作工具
文献服务
退出
我的积分：
中文文献批量获取
外文文献批量获取
机译：采用三元逻辑元件的数字加法器和比较器电路
公开/公告号US3210529A
专利类型
公开/公告日1965-10-05
原文格式PDF
申请/专利权人 SPERRY RAND CORPORATION;
申请/专利号US19620220183
发明设计人 HANSON WILLIAM H.;
申请日1962-08-29
分类号G06F7/02;G06F7/48;H03K19/162;
国家 US
入库时间 2022-08-23 15:22:38
机译： 基于三元和四元逻辑将三元数据转换为二进制数据的电路具有链接到许多pnp逻辑或双门的二进制全加法器
机译： 基于三进制和四进制逻辑将二进制转换为三进制数据的电路具有带PN二进制或门的三进制全加器
机译： 基于三进制和四进制逻辑的三进制编码的十进制比较器电路，通过以二进制方式逻辑组合信号并将结果作为三进制值提供
