首页> 外国专利> Digital adder-subtractor circuit - has decimal display with 5 dual coded flip=flops per decade

Digital adder-subtractor circuit - has decimal display with 5 dual coded flip=flops per decade

机译:数字加减法电路-具有十进制显示,每十年有5个双编码触发器

摘要

An electronic adder and subtractor circuit in 8421 code with a decimal display has dual coded flip-flops with at least 5 flip-flops in each decade. The circuit is a combined adder-subtractor using the memory region 10 to 19 for the decades for the indication range 0 to 9. Alternatively, a memory region may be used lying significantly above the region of null. A decimal-binary converter enables the decimal numbers to be input as binary numbers. A decade is reset following the value exceeding the decade numeral 9 by subtracting the number 10. Following the value falling below 0 the decade is reset by the addition of 10. The corresp. carry pulses for the next decade are produced by the associated decoder circuit.
机译:带有十进制显示的8421代码的电子加法器和减法器电路具有双编码触发器,每十年至少有5个触发器。该电路是组合的加减法器,其使用了数十年的存储区域10至19,用于指示范围0至9。可替代地,可以使用显着位于零值区域上方的存储区域。十进制二进制转换器使十进制数字可以作为二进制数字输入。通过减去数字10,在超过十进制数字9的值之后重置十进制。在值降至0以下时,通过加10重置十进制。corresp。下一个十年的进位脉冲由相关的解码器电路产生。

著录项

  • 公开/公告号DE3027227A1

    专利类型

  • 公开/公告日1982-02-11

    原文格式PDF

  • 申请/专利权人 MERKLEPAUL;

    申请/专利号DE19803027227

  • 发明设计人 MERKLEPAUL;

    申请日1980-07-18

  • 分类号G06F7/50;

  • 国家 DE

  • 入库时间 2022-08-22 12:43:08

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号