首页> 外国专利> Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics

Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics

机译:低k电介质双镶嵌图案的沟槽蚀刻中的缺陷和蚀刻速率控制

摘要

A dual damascene process for low-k or ultra low-k dielectric such as organo-silicate glass (OSG). After the via (112) etch, a trench (121) is etched in the OSG layer (108) using a less-polymerizing fluorocarbon added to an etch chemistry comprising a fluorocarbon and low N2/Ar ratio. The low N2/Ar ratio controls ridge formation during the trench etch. The combination of a less-polymerizing fluorocarbon with a higher-polymerizing fluorocarbon achieves a high etch rate and defect-free conditions.
机译:用于低k或超低k电介质(例如有机硅玻璃(OSG))的双镶嵌工艺。蚀刻通孔( 112 )之后,使用添加的聚合度较低的碳氟化合物在OSG层( 108 )中蚀刻沟槽( 121 )。包括碳氟化合物和低N 2 / Ar比的腐蚀化学物质。低N 2 / Ar比可控制沟槽刻蚀过程中的脊形。较少聚合的碳氟化合物与较高聚合的碳氟化合物的组合实现了高蚀刻速率和无缺陷的条件。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号