首页> 外国专利> Chip scale package manufacturing method thereof and stack chip scale package using the same

Chip scale package manufacturing method thereof and stack chip scale package using the same

机译:芯片级封装的制造方法以及使用该方法的堆叠芯片级封装

摘要

PURPOSE: A chip scale package, manufacturing method thereof and stack chip scale package using the same are provided to enhance productivity by improving a staking structure of the chip scale package. CONSTITUTION: The first solder pad(217a) and the first connection pad(219a,) are formed on the first circuit forming part(210a). A semiconductor chip(201) having a plurality of bonding pads(203) is adhered to the first circuit forming part by adhesive members(220a,220b). The second circuit forming body(210b) includes the second connection pad(219b) and the second solder pad(217b). A plurality of bonding wires(240a,240b) are used for connecting electrically the bonding pads with the connections of the first and the second circuit forming parts. The bonding wires, the bonding pads, and connections pads are sealed with a sealing portion(205). A plurality of solder balls(230) are mounted on the solder pad.
机译:目的:提供一种芯片级封装,其制造方法以及使用该芯片级封装的堆叠芯片级封装,以通过改善芯片级封装的铆接结构来提高生产率。组成:第一焊盘(217a)和第一连接焊盘(219a,)形成在第一电路形成部分(210a)上。具有多个接合焊盘(203)的半导体芯片(201)通过粘合构件(220a,220b)粘合到第一电路形成部分。第二电路形成体(210b)包括第二连接垫(219b)和第二焊料垫(217b)。多条焊线(240a,240b)用于将焊垫与第一和第二电路形成部分的连接电连接。用密封部分(205)密封键合线,键合焊盘和连接焊盘。多个焊球(230)安装在焊垫上。

著录项

  • 公开/公告号KR20030040922A

    专利类型

  • 公开/公告日2003-05-23

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号KR20010071590

  • 发明设计人 YUM GEUN DAE;

    申请日2001-11-17

  • 分类号H01L23/12;

  • 国家 KR

  • 入库时间 2022-08-21 23:47:03

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号