tiefgraben dram process on soi for dram cell low leckstromes

• 1. 在具有双层位线的硅绝缘体(SOI)衬底上构造的DRAM [P] . 中国专利： CN1248306C . 2006.03.29
• 2. 在具有双层位线的硅绝缘体(SOI)衬底上构造的DRAM [P] . 中国专利： CN1449579A . 2003-10-15
• 3. tiefgraben dram process on soi for dram cell low leckstromes [P] . 德国专利： DE69533121D1 . 2004-07-15

  机译： 在SOI上使用tiefgraben dram工艺处理dram细胞低leckstrom

• 4. Low-level digging - dram - process to soi for dram - cell low leakage current [P] . 德国专利： DE69533121T2 . 2005-07-07

  机译： 低级挖掘-DRAM-用于DRAM的SOI工艺-电池低泄漏电流

• 5. Deep trench DRAM process on SOI for low leakage DRAM cell [P] . 欧洲知识产权局专利： EP0703625B1 . 2004-06-09

  机译： 用于低泄漏DRAM单元的SOI上的深沟槽DRAM工艺

• 1. Giga-bit DRAM cells with low capacitance and low resistance bit-lines on buried MOSFETs and capacitors by using bonded SOI technology-reversed stacked capacitor (RSTC) cell [C] . Nakamura, S., Horie, Electron Devices Meeting, 1995., International . 1995
• 2. Thin-Body SOI Capacitorless DRAM Cell Design Optimization and Scaling. [D] . Cho, Min Hee. 2012
• 3. In-DRAM Cache Management for Low Latency and Low Power 3D-Stacked DRAMs [O] . Ho Hyun Shin, Eui-Young Chung 2019
• 4. A Three-Dimensional DRAM Using Floating Body Capacitance Cells in an FD-SOI Process [O] . Liu Xuelian, Zia Aamir 2013
• 5. DRAMs and DRAM Modules from Korea. Investigation No. 701-TA-431 (Final) [R] . 2003

• 1. 2012年Flash首超DRAM DRAM前途将靠移动DRAM [J] . 于寅虎 . 电子产品世界 . 2013,第002期
• 2. IBM制成32nm SOI嵌入式DRAM [J] . . 中国集成电路 . 2009,第010期
• 3. IBM制成32nm SOI嵌入式DRAM测试芯片 [J] . . 微型计算机 . 2009,第030期
• 4. 基于0.15微米SOI嵌入式DRAM技术的动态钳制电位DTMOS器件源极与漏极的优化设计 [J] . Burke F ,Rambhatla A ,Zahurak J . 南京师范大学学报（工程技术版） . 2003,第004期
• 5. SOI嵌入式DRAM技术动态钳制电位DTMOS器件性能的优化设计 [J] . Kim C S ,Burke F ,Rambhatla A . 南京师范大学学报（工程技术版） . 2003,第004期
• 6. 浅析低粘浆料在特高支织物上的使用 [C] . 王武生 ,行力华 ,杨备战 . 陕西省纺织工程学会2010年学术年会 . 2010