首页> 外国专利> METHOD OF MANUFACTURING MOS CAPACITOR OF VERTICAL STRUCTURE ON SOI WAFER FOR MAXIMIZING AREA EFFICIENCY AND ACQUIRING VARIABLE CAPACITOR

METHOD OF MANUFACTURING MOS CAPACITOR OF VERTICAL STRUCTURE ON SOI WAFER FOR MAXIMIZING AREA EFFICIENCY AND ACQUIRING VARIABLE CAPACITOR

机译:在SOI晶片上制造垂直结构的MOS电容器以最大化面积效率和获取可变电容器的方法

摘要

PURPOSE: A method is provided to maximize the efficiency of an area and to acquire a variable capacitor by forming a vertical MOS(Metal Oxide Semiconductor) capacitor on an SOI(Silicon On Inductor) wafer. CONSTITUTION: An oxide layer(104) and a silicon layer(115) are sequentially formed on a silicon substrate(102). A plurality of trenches are formed in the silicon layer by using etching. A gate oxide layer(116) is formed on the etched silicon layer. A gate poly(119) is formed on the gate oxide layer.
机译:目的:提供一种通过在SOI(硅上电感器)晶片上形成垂直MOS(金属氧化物半导体)电容器来最大化区域效率并获得可变电容器的方法。构成:在硅衬底(102)上依次形成氧化层(104)和硅层(115)。通过蚀刻在硅层中形成多个沟槽。在蚀刻的硅层上形成栅极氧化物层(116)。在栅极氧化物层上形成栅极多晶硅(119)。

著录项

  • 公开/公告号KR20050011081A

    专利类型

  • 公开/公告日2005-01-29

    原文格式PDF

  • 申请/专利权人 MAGNACHIP SEMICONDUCTOR LTD.;

    申请/专利号KR20030049923

  • 发明设计人 KIM YONG KUK;

    申请日2003-07-21

  • 分类号H01L27/108;

  • 国家 KR

  • 入库时间 2022-08-21 22:05:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号