首页> 外国专利> Multichip and multichip package, semiconductor equipment and electronic equipment

Multichip and multichip package, semiconductor equipment and electronic equipment

机译:多芯片和多芯片封装,半导体设备和电子设备

摘要

PROBLEM TO BE SOLVED: To enable easy three dimentional mounting of a semiconductor chip, while minimizing degradation in electrical characteristics. SOLUTION: Semiconductor chips, comprising common electrodes which are arrayed in the same array pattern, are laminated on the electrode terminal row of lower-layer chip with the edge of upper-layer chip aligned, and a conductive metal layer extending toward a chip backside, while conductive to the upper-layer electrode terminal is provided at the edge of the upper-layer chip, with the conductive metal layer and lower-layer electrode terminal are aligned to each other for continuity, using a metal mass before lamination.
机译:要解决的问题:使半导体芯片易于三维安装,同时最大程度地降低电气特性的下降。 SOLUTION:半导体芯片,包括以相同阵列模式排列的公共电极,层叠在下层芯片的电极端子排上,上层芯片的边缘对齐,导电金属层向芯片背面延伸,虽然在上层芯片的边缘处提供与上层电极端子的导电性,但在层压之前使用金属块使导电金属层和下层电极端子彼此对准以保持连续性。

著录项

  • 公开/公告号JP3829562B2

    专利类型

  • 公开/公告日2006-10-04

    原文格式PDF

  • 申请/专利权人 セイコーエプソン株式会社;

    申请/专利号JP19990371203

  • 发明设计人 野澤 一彦;

    申请日1999-12-27

  • 分类号H01L25/18;H01L25/07;H01L25/065;

  • 国家 JP

  • 入库时间 2022-08-21 21:50:16

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号