首页> 外国专利> Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices

Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices

机译:适用于极薄绝缘体上硅半导体器件的台面隔离技术

摘要

Silicon-on-insulator (SOI) structures with silicon layers less than 20 nm in thickness are used to form extremely thin silicon-on-insulator (ETSOI) semiconductor devices. ETSOI semiconductor devices can be efficiently manufactured by mesa isolation techniques. A method of forming a plurality of semiconductor devices is provided comprising a SOI structure. The SOI structure comprises a substrate, an insulating layer overlying the substrate, and a silicon layer overlying the insulating layer, wherein the silicon layer has a thickness less than 20 nm. The silicon layer is patterned to create at least two laterally spaced apart silicon layers. A semiconductor device is formed at each of the at least two laterally spaced apart silicon layers.
机译:硅层厚度小于20 nm的绝缘体上硅(SOI)结构用于形成极薄的绝缘体上硅(ETSOI)半导体器件。 ETSOI半导体器件可以通过台面隔离技术有效地制造。提供了一种形成包括SOI结构的多个半导体器件的方法。 SOI结构包括衬底,覆盖在衬底上的绝缘层以及覆盖在绝缘层上的硅层,其中,硅层的厚度小于20nm。对硅层构图以产生至少两个横向间隔开的硅层。在至少两个横向间隔开的硅层的每一个处形成半导体器件。

著录项

  • 公开/公告号US7202123B1

    专利类型

  • 公开/公告日2007-04-10

    原文格式PDF

  • 申请/专利权人 JAMES PAN;

    申请/专利号US20040882208

  • 发明设计人 JAMES PAN;

    申请日2004-07-02

  • 分类号H01L21/336;

  • 国家 US

  • 入库时间 2022-08-21 21:00:18

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号