首页> 外国专利> BUILDING FULLY-DEPLETED AND PARTIALLY-DEPLETED TRANSISTORS ON SAME CHIP

BUILDING FULLY-DEPLETED AND PARTIALLY-DEPLETED TRANSISTORS ON SAME CHIP

机译:在同一芯片上构建全耗尽和部分耗尽的晶体管

摘要

An integrated circuit having fully-depleted silicon-on-insulator (FD-SOI) transistors and partially-depleted silicon-on-insulator (PD-SOI) transistors on a semiconductor substrate is disclosed.
机译:公开了一种在半导体衬底上具有完全耗尽的绝缘体上硅(FD-SOI)晶体管和部分耗尽的绝缘体上硅(PD-SOI)晶体管的集成电路。

著录项

  • 公开/公告号US2008265325A1

    专利类型

  • 公开/公告日2008-10-30

    原文格式PDF

  • 申请/专利权人 HOWARD LEE TIGELAAR;

    申请/专利号US20080169982

  • 发明设计人 HOWARD LEE TIGELAAR;

    申请日2008-07-09

  • 分类号H01L27/12;

  • 国家 US

  • 入库时间 2022-08-21 20:15:00

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号