要解决的问题:通过擦除栅与浮栅的特定尺寸关系,提高擦除单元的效率。
解决方案:改进的分裂栅型非易失性存储单元在基板中具有基本上单晶的第二导电性第一区域,第二导电性第二区域以及在第一区域和第二区域之间的沟道区域。第一导电类型的衬底。该单元在沟道区的上部具有选择栅,在沟道的另一部分具有浮栅,在浮栅上具有控制栅,以及与浮栅相邻的擦除栅。擦除栅极具有在浮置栅极上方延伸的突出端。悬垂尺寸与浮置栅极和擦除栅极之间的垂直方向上的间隔的尺寸之比在大约1.0至2.5之间。
版权:(C)2009,日本特许厅&INPIT
公开/公告号JP2009044164A
专利类型
公开/公告日2009-02-26
原文格式PDF
申请/专利权人 SILICON STORAGE TECHNOLOGY INC;
申请/专利号JP20080225276
发明设计人 LIU XIANG;LEVI AMITAY;KOTOV ALEXANDER;TKACHEV YURI;MARKOV VIKTOR;JIA JAMES YINGBO;SU CHIEN-SHENG;HU YAW WEN;
申请日2008-08-06
分类号H01L21/8247;H01L29/788;H01L29/792;H01L27/115;
国家 JP
入库时间 2022-08-21 19:40:45