要解决的问题:尽管使用该IC可以获得高分辨率的串行数据,但用于解决高性能修改的IC电路规模大且成本高的问题。
解决方案:基本波形由与上升沿和下降沿同步的串行数据生成。产生由延迟元件延迟而产生的多个定时的延迟时钟。基本波形和延迟时钟重叠。通过简单的结构可以以低成本获得所需的分辨率,而无需结合复杂的PLL电路等。
版权:(C)2003,日本特许厅
公开/公告号JP4231230B2
专利类型
公开/公告日2009-02-25
原文格式PDF
申请/专利权人 セイコーエプソン株式会社;
申请/专利号JP20020028619
发明设计人 羽根 喜代治;
申请日2002-02-05
分类号B41J2/44;H04N1/036;H04N1/113;
国家 JP
入库时间 2022-08-21 19:37:23