首页> 外国专利> Method for controlling a pipeline analog to digital converter and a pipeline pnalog to digital converter implementing the same method

Method for controlling a pipeline analog to digital converter and a pipeline pnalog to digital converter implementing the same method

机译:控制流水线模数转换器的方法和实现该方法的流水线数模转换器

摘要

A control method of pipeline analog/digital converter and a pipeline analog/digital converter are provided to minimize sampling mismatch by controlling a sampling point. A pipeline analog/digital converter does not use a shear sample-and-hold amplifier. A first stage of the pipeline analog/digital converter comprises an A/D converter and a residual signal generator. The A/D converter(420) samples the analog input signal and produces first sampling value. The A/D converter amplifies the first sampling value and converses the first sampling value to corresponding digital code. The residual signal generator(410) samples an analog input signal at the same time with the sampling by the A/D converter and produces second sampling value. While the A/D converter amplifies the first sampling value, the residual signal generator holds the second sampling value. The residual signal generator produces the residual signal by using the second sampling value and digital code and delivers the generated residual signal to the second stage.
机译:提供了一种管线模拟/数字转换器的控制方法和管线模拟/数字转换器,以通过控制采样点来使采样失配最小化。流水线模拟/数字转换器不使用剪切采样保持放大器。流水线模拟/数字转换器的第一级包括A / D转换器和残余信号发生器。 A / D转换器(420)对模拟输入信号进行采样并产生第一采样值。 A / D转换器放大第一采样值并且将第一采样值转换为相应的数字代码。残留信号发生器(410)与A / D转换器的采样同时对模拟输入信号进行采样,并产生第二采样值。在A / D转换器放大第一采样值的同时,残余信号发生器保持第二采样值。残留信号发生器通过使用第二采样值和数字代码产生残留信号,并将产生的残留信号传递到第二级。

著录项

  • 公开/公告号KR100898914B1

    专利类型

  • 公开/公告日2009-05-27

    原文格式PDF

  • 申请/专利权人

    申请/专利号KR20070077314

  • 申请日2007-08-01

  • 分类号H03M1/12;

  • 国家 KR

  • 入库时间 2022-08-21 19:11:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号