首页> 外国专利> SRAM cell with read buffer controlled for low leakage current

SRAM cell with read buffer controlled for low leakage current

机译:带有读缓冲器的SRAM单元可控制以实现低漏电流

摘要

A functional memory of the integrated circuit includes row and column periphery units and an array of memory cells having a core storage element and a read buffer. The functional memory further includes a read buffer supply line that is connected to the read buffer, wherein the read buffer supply line is switchable between an operating mode output and a low-power mode output of a read buffer supply that is separate from core storage element supplies.
机译:集成电路的功能存储器包括行和列外围单元以及具有核心存储元件和读取缓冲器的存储单元阵列。功能存储器还包括连接到读取缓冲器的读取缓冲器供应线,其中,读取缓冲器供应线可在与核心存储元件分开的读取缓冲器供应的操作模式输出和低功率模式输出之间切换。耗材。

著录项

  • 公开/公告号US7986566B2

    专利类型

  • 公开/公告日2011-07-26

    原文格式PDF

  • 申请/专利权人 THEODORE W. HOUSTON;

    申请/专利号US20090416857

  • 发明设计人 THEODORE W. HOUSTON;

    申请日2009-04-01

  • 分类号G11C7/10;

  • 国家 US

  • 入库时间 2022-08-21 18:10:42

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号