首页> 外国专利> Wiring defect inspection method, wiring defect inspection apparatus, and semiconductor substrate manufacturing method

Wiring defect inspection method, wiring defect inspection apparatus, and semiconductor substrate manufacturing method

机译:配线缺陷检查方法,配线缺陷检查装置以及半导体基板的制造方法

摘要

A wiring defect inspection method according to the present invention acquires a resistance value of a short circuit path of a semiconductor substrate, applies a voltage specified based on the acquired resistance value to the semiconductor substrate having the defect portion, and The defective portion is heated to raise the temperature, and the semiconductor substrate on which the defective portion has generated heat and the temperature has risen is photographed with an infrared camera.
机译:根据本发明的布线缺陷检查方法获取半导体衬底的短路路径的电阻值,将基于获取的电阻值指定的电压施加到具有缺陷部分的半导体衬底,并将缺陷部分加热到升高温度,并用红外照相机拍摄其上有缺陷部分已经发热并且温度已经升高的半导体衬底。

著录项

  • 公开/公告号JPWO2012147807A1

    专利类型

  • 公开/公告日2014-07-28

    原文格式PDF

  • 申请/专利权人 シャープ株式会社;

    申请/专利号JP20130512411

  • 发明设计人 山田 栄二;

    申请日2012-04-25

  • 分类号G01N25/72;

  • 国家 JP

  • 入库时间 2022-08-21 16:11:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号