首页> 外国专利> DELAY ESTIMATION METHOD AND DEVICE FOR CIRCUIT MODEL AND SEMICONDUCTOR INTEGRATED CIRCUIT

DELAY ESTIMATION METHOD AND DEVICE FOR CIRCUIT MODEL AND SEMICONDUCTOR INTEGRATED CIRCUIT

机译:电路模型与半导体集成电路的延迟估计方法及装置

摘要

PROBLEM TO BE SOLVED: To estimate delay of a semiconductor integrated circuit including cell delay.SOLUTION: A circuit model for a simulation of a cell includes a current source model of the cell in which a resistance element is added. A first lamp voltage source is connected to an input side of the cell, and a second lamp voltage source is connected to an output side of the cell.SELECTED DRAWING: Figure 8
机译:解决的问题:估计包括单元延迟在内的半导体集成电路的延迟。解决方案:用于模拟单元的电路模型包括其中添加了电阻元件的单元的电流源模型。第一个灯电压源连接到电池的输入侧,第二个灯电压源连接到电池的输出侧。图8

著录项

  • 公开/公告号JP2016133903A

    专利类型

  • 公开/公告日2016-07-25

    原文格式PDF

  • 申请/专利权人 FUJITSU LTD;

    申请/专利号JP20150006984

  • 发明设计人 KANAZAWA YUJI;LIU YU;

    申请日2015-01-16

  • 分类号G06F17/50;

  • 国家 JP

  • 入库时间 2022-08-21 14:47:00

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号