首页> 外国专利> High-K metal gate process for lowering junction leakage and interface traps in NMOS transistor

High-K metal gate process for lowering junction leakage and interface traps in NMOS transistor

机译:高K金属栅极工艺可降低NMOS晶体管中的结泄漏和界面陷阱

摘要

A method for fabricating semiconductor device is disclosed. The method includes the steps of: providing a substrate; forming an interfacial layer on the substrate; forming a high-k dielectric layer on the interfacial layer; forming a first bottom barrier metal (BBM) layer on the high-k dielectric layer; performing a thermal treatment; removing the first BBM layer; and forming a second BBM layer on the high-k dielectric layer.
机译:公开了一种用于制造半导体器件的方法。该方法包括以下步骤:提供衬底;在基板上形成界面层;在界面层上形成高k介电层;在高k介电层上形成第一底部阻挡金属(BBM)层;进行热处理;去除第一BBM层;在高k介电层上形成第二BBM层。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号