首页> 外国专利> Voltage follower circuit to mitigate gain loss caused by finite output impedance of transistors

Voltage follower circuit to mitigate gain loss caused by finite output impedance of transistors

机译:电压跟随器电路可减轻晶体管有限的输出阻抗引起的增益损失

摘要

Methods and circuits for maximizing gain of a voltage follower circuit are provided. The method includes using a NMOS voltage replica generation circuit, a PMOS voltage replica generation circuit, a NPN BJT voltage replica generation circuit, a n-channel JFET voltage replica generation circuit, a P-Channel JFET voltage replica generation circuit and a PNP BJT voltage replica generation circuit. The overall gain for the various transistor families is almost equal to unity.
机译:提供了用于使电压跟随器电路的增益最大化的方法和电路。该方法包括使用NMOS电压复制品生成电路,PMOS电压复制品生成电路,NPN BJT电压复制品生成电路,n沟道JFET电压复制品生成电路,P沟道JFET电压复制品生成电路和PNP BJT电压复制品生成电路。各个晶体管系列的总增益几乎等于1。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号