首页> 外国专利> METHOD, SYSTEM, AND APPARATUS FOR A COHERENCY TASK LIST TO MINIMIZE CACHE SNOOPING BETWEEN CPU AND FPGA

METHOD, SYSTEM, AND APPARATUS FOR A COHERENCY TASK LIST TO MINIMIZE CACHE SNOOPING BETWEEN CPU AND FPGA

机译:用于最小化CPU和FPGA之间的缓存侦听的一致性任务列表的方法,系统和装置

摘要

Method and system implementing a task list in a cache agent for reducing cache line snoops. One embodiment comprises: monitoring a list of tasks that is stored in a shared cache memory and shared by a plurality of cache agents, wherein each task in the list of tasks is associated with at least a data block, a task command, and a task state, and wherein the list of tasks is fully coherent amongst the plurality of cache agents and the data block associated with each task is not coherent amongst the plurality of cache agents; detecting an access to the list of tasks and responsive to the detecting, snoop the list of tasks to generate a response, wherein the response comprises performing the task command of the accessed task on the associated data block to generate a result and storing the result in the same or different data block.
机译:在缓存代理中实现任务列表以减少缓存行监听的方法和系统。一个实施例包括:监视存储在共享高速缓存存储器中并且由多个高速缓存代理共享的任务列表,其中,任务列表中的每个任务至少与数据块,任务命令和任务相关联。状态,并且其中任务列表在多个高速缓存代理之间是完全一致的,并且与每个任务相关联的数据块在多个高速缓存代理之间不是一致的;检测对任务列表的访问,并响应于该检测,监听任务列表以生成响应,其中,响应包括对相关联的数据块执行所访问任务的任务命令以生成结果并将结果存储在其中相同或不同的数据块。

著录项

  • 公开/公告号WO2017172220A1

    专利类型

  • 公开/公告日2017-10-05

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号WO2017US20256

  • 发明设计人 CHANG STEPHEN S.;MAROLIA PRATIK M.;

    申请日2017-03-01

  • 分类号G06F12/084;

  • 国家 WO

  • 入库时间 2022-08-21 13:29:24

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号