首页> 外国专利> Wafer-level packaging using wire bond wires in place of a redistribution layer

Wafer-level packaging using wire bond wires in place of a redistribution layer

机译:晶圆级封装,使用焊线代替重新分布层

摘要

An apparatus relates generally to a microelectronic package. In such an apparatus, a microelectronic die has a first surface, a second surface opposite the first surface, and a sidewall surface between the first and second surfaces. A plurality of wire bond wires with proximal ends thereof are coupled to either the first surface or the second surface of the microelectronic die with distal ends of the plurality of wire bond wires extending away from either the first surface or the second surface, respectively, of the microelectronic die. A portion of the plurality of wire bond wires extends outside a perimeter of the microelectronic die into a fan-out (“FO”) region. A molding material covers the first surface, the sidewall surface, and portions of the plurality of the wire bond wires from the first surface of the microelectronic die to an outer surface of the molding material.
机译:装置总体上涉及微电子封装。在这样的设备中,微电子管芯具有第一表面,与第一表面相对的第二表面以及在第一和第二表面之间的侧壁表面。带有其近端的多条引线键合线被耦合至微电子管芯的第一表面或第二表面,其中多条引线键合线的远端分别远离金属线的第一表面或第二表面延伸。微电子芯片。多个引线键合引线的一部分在微电子管芯的周边外部延伸到扇出(“ FO”)区域中。模制材料覆盖第一表面,侧壁表面以及从微电子管芯的第一表面到模制材料的外表面的多条引线键合线的一部分。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号