首页> 外国专利> Circuit design including design rule violation correction utilizing patches based on deep reinforcement learning

Circuit design including design rule violation correction utilizing patches based on deep reinforcement learning

机译:电路设计,包括基于深度强化学习的利用补丁的设计规则违反校正

摘要

A method of improving a design rule fixing process comprises receiving an integrated circuit design, including layout elements, and identifying a plurality of design rule violations in the integrated circuit design. The process then identifies a plurality of possible actions, each action comprising fixing a design rule. The process then uses a deep learning algorithm to select an action, the action representing fixing of a particular design rule violation. The process then comprises applying a first patch, based on the order returning to step (b) to select a next patch to apply.
机译:一种改进设计规则确定过程的方法,包括:接收包括布局元素的集成电路设计,以及在集成电路设计中识别多个违反设计规则的方法。然后,该过程识别多个可能的动作,每个动作包括确定设计规则。然后,该过程使用深度学习算法来选择一个动作,该动作表示修复特定设计规则冲突。然后,该过程包括基于返回到步骤(b)的顺序来选择要应用的下一个补丁的顺序来应用第一补丁。

著录项

  • 公开/公告号US10755026B1

    专利类型

  • 公开/公告日2020-08-25

    原文格式PDF

  • 申请/专利权人 SYNOPSYS INC.;

    申请/专利号US201816179342

  • 发明设计人 JIANFENG LUO;

    申请日2018-11-02

  • 分类号G06F30;G06F30/398;G06N20/20;G06F30/327;

  • 国家 US

  • 入库时间 2022-08-21 11:30:27

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号