首页> 外国专利> Systems and methods for leveraging path delay variations in a circuit and generating error-tolerant bitstrings

Systems and methods for leveraging path delay variations in a circuit and generating error-tolerant bitstrings

机译:利用电路中的路径延迟变化并生成容错比特串的系统和方法

摘要

A Hardware-Embedded Delay PUF (HELP) leverages entropy by monitoring path stability and measuring path delays from core logic macros. HELP incorporates techniques to deal with bias. A unique feature of HELP is that it may compare data measured from different test structures. HELP may be implemented in existing FPGA platforms. HELP may leverage both path stability and within-die variations as sources of entropy.
机译:硬件嵌入式延迟PUF(HELP)通过监视路径稳定性并测量核心逻辑宏的路径延迟来利用熵。 HELP结合了应对偏差的技术。 HELP的独特之处在于它可以比较从不同测试结构测得的数据。 HELP可以在现有的FPGA平台中实现。 HELP可能同时利用路径稳定性和晶粒内变化作为熵的来源。

著录项

  • 公开/公告号US10666256B2

    专利类型

  • 公开/公告日2020-05-26

    原文格式PDF

  • 申请/专利权人 STC.UNM;

    申请/专利号US201816185921

  • 发明设计人 JAMES PLUSQUELLIC;JAMES AARESTAD;

    申请日2018-11-09

  • 分类号H03K19/003;H03K19/21;H03K3/84;H03K23;H04L9/06;H04L9/08;

  • 国家 US

  • 入库时间 2022-08-21 11:29:24

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号