首页> 外国专利> Transistor threshold voltage variation optimization

Transistor threshold voltage variation optimization

机译:晶体管阈值电压变化优化

摘要

One embodiment provides an apparatus. The apparatus includes a first transistor and a second transistor. The first transistor includes a first drain, a first source coupled to the first drain by a first channel, and a first gate stack comprising a plurality of layers. The second transistor includes a second drain, a second source coupled to the second drain by a second channel, and a second gate stack comprising a plurality of layers. Each gate stack includes a work function material layer to optimize a threshold voltage variation between the transistors.
机译:一个实施例提供了一种设备。该装置包括第一晶体管和第二晶体管。第一晶体管包括第一漏极,通过第一沟道耦合至第一漏极的第一源极,以及包括多个层的第一栅极堆叠。第二晶体管包括第二漏极,通过第二沟道耦合至第二漏极的第二源极以及包括多个层的第二栅极堆叠。每个栅极叠层包括功函数材料层,以优化晶体管之间的阈值电压变化。

著录项

  • 公开/公告号US10734378B2

    专利类型

  • 公开/公告日2020-08-04

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号US201616080914

  • 申请日2016-04-01

  • 分类号H01L27/088;H01L29/78;H01L29/51;H01L21/8234;H01L29/423;H01L29/49;

  • 国家 US

  • 入库时间 2022-08-21 11:26:46

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号