首页> 外国专利> CONTROLLING DIMENSIONS OF A NEGATIVE CAPACITANCE LAYER OF A GATE STACK OF A FIELD-EFFECT TRANSISTOR (FET) TO INCREASE POWER DENSITY

CONTROLLING DIMENSIONS OF A NEGATIVE CAPACITANCE LAYER OF A GATE STACK OF A FIELD-EFFECT TRANSISTOR (FET) TO INCREASE POWER DENSITY

机译:控制场效应晶体管(FET)栅极堆叠的负电容层的尺寸以增加功率密度

摘要

A Field-Effect Transistor (FET) with a negative capacitance layer to increase power density provides a negative capacitor connected in series with a conventional positive capacitor. The dimensions of the negative capacitor are controlled to allow the difference in capacitances between the negative capacitor and the positive capacitor to approach zero, which in turn provides a large total capacitance. The large total capacitance provides for increased power density.
机译:具有负电容层以增加功率密度的场效应晶体管(FET)提供了与常规正电容器串联连接的负电容器。控制负极电容器的尺寸以使负极电容器和正极电容器之间的电容差接近零,从而提供大的总电容。大的总电容可提高功率密度。

著录项

  • 公开/公告号US2019378904A1

    专利类型

  • 公开/公告日2019-12-12

    原文格式PDF

  • 申请/专利权人 QUALCOMM INCORPORATED;

    申请/专利号US201816002459

  • 发明设计人 BIN YANG;YE LU;LIXIN GE;

    申请日2018-06-07

  • 分类号H01L29/423;H01L29/78;H01L29/66;H01L29/49;

  • 国家 US

  • 入库时间 2022-08-21 11:25:11

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号