公开/公告号CN101729063B
专利类型发明专利
公开/公告日2012-05-30
原文格式PDF
申请/专利权人 北京兆易创新科技有限公司;
申请/专利号CN200810224124.2
发明设计人 王磊;
申请日2008-10-16
分类号H03L7/08(20060101);G06F1/04(20060101);
代理机构11018 北京德琦知识产权代理有限公司;
代理人宋志强;麻海明
地址 100083 北京市清华科技园学研大厦B座301室
入库时间 2022-08-23 09:09:53
法律状态公告日
法律状态信息
法律状态
2013-06-12
专利权人的姓名或者名称、地址的变更 IPC(主分类):H03L 7/08 变更前: 变更后: 申请日:20081016
专利权人的姓名或者名称、地址的变更
2012-06-13
专利权人的姓名或者名称、地址的变更 IPC(主分类):H03L 7/08 变更前: 变更后: 申请日:20081016
专利权人的姓名或者名称、地址的变更
2012-05-30
授权
授权
2012-05-02
著录事项变更 IPC(主分类):H03L 7/08 变更前: 变更后: 申请日:20081016
著录事项变更
2010-08-11
实质审查的生效 IPC(主分类):H03L 7/08 申请日:20081016
实质审查的生效
2010-06-09
公开
公开
查看全部
机译: 用于SDRAM的内部时钟产生电路,具有延迟电路,该延迟电路根据根据内部信号之一与延迟电路的输出之间的相位差设置的延迟控制时间来延迟内部信号。
机译: 可编程延迟电路,用于调整送入专用集成电路的时钟信号,提供时钟信号的简单相位调整,以考虑传播时间差异
机译: 产生用于锁相环的时钟信号的电路比较参考信号输入和第二延迟路径第二端的信号,根据比较结果输出第二时钟信号