首页> 中国专利> 减小NMOS器件栅极诱导漏极漏电流的方法

减小NMOS器件栅极诱导漏极漏电流的方法

摘要

一种减小NMOS器件栅极诱导漏极漏电流的方法,所述NMOS器件的轻掺杂漏极注入工艺包括如下步骤:以第一能量、第一剂量执行第一次N型轻掺杂离子注入工艺;以第二能量、第二剂量执行第二次N型轻掺杂离子注入工艺;其中,所述第一次轻掺杂离子注入工艺注入的杂质离子与所述第二次轻掺杂离子注入工艺注入的杂质离子为同族元素,且第二次注入的杂质离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺的杂质离子的扩散系数;第二能量的能量值大于所述第一能量的能量值,第二剂量的剂量值小于第一剂量的剂量值。本发明可以改善NMOS器件的栅极诱导漏极漏电流效应而又不会引起NLDD掺杂区与袋掺杂区之间PN结的漏电流。

著录项

  • 公开/公告号CN101593681B

    专利类型发明专利

  • 公开/公告日2011-07-06

    原文格式PDF

  • 申请/专利号CN200810112801.1

  • 发明设计人 居建华;李煜;

    申请日2008-05-26

  • 分类号

  • 代理机构北京集佳知识产权代理有限公司;

  • 代理人李丽

  • 地址 100176 北京市经济技术开发区文昌大道18号

  • 入库时间 2022-08-23 09:07:07

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2011-07-06

    授权

    授权

  • 2010-01-27

    实质审查的生效

    实质审查的生效

  • 2009-12-02

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号