0.8微米CMOS工艺

摘要

本发明揭示了一种0.8微米CMOS工艺，该工艺流程制作双层多晶硅层、双重硅栅层、以及双层金属层。本发明的CMOS制作工艺采用双层多晶之间界质作电容的工艺，同时以第一层多晶作为浮栅，节省了EPROM所须占用的面积，节省了成本，尤其是这种结构的储存器耐久性大幅度提高。双阱注入工艺使得ESD静态电压测试达到8000伏。