一种雷达MF-TBD算法的多路FPGA快速并行处理系统及处理方法

摘要

本发明公开了一种雷达MF‑TBD算法的多路FPGA快速并行处理系统及处理方法，处理系统包括一个主FPGA处理器和多个FPGA协处理器；主FPGA处理器与多个FPGA协处理器之间分别通过AXI总线进行双向数据交互传输。本发明通过“一主多协”的多路FPGA并行处理架构，将量测数据和不同搜索速度下的值函数数据分散存储在多个协处理器及其挂载的DDR存储器中，完成了多帧检测前跟踪算法的多路并行实时处理，从而解决了使用高维雷达数据过程中，单处理器因存储量、计算量和传输速率不足而不能有效和实时执行算法的难题。本发明充分应用了算法的可并行性，构建具有分布式存储计算的并行处理架构，以达到实时处理的目的，并且该架构扩展性强，可扩展添加任意可变数目的协处理器。