VLSI芯片中的分散容错时钟脉冲生成

摘要

本发明涉及一种在硬件系统特别是VLSI芯片、片上系统、IP核、PCB和PCB系统中用于分布式容错时钟脉冲生成的方法，所述方法的特征在于，(a)借助多个相互通信的容错时钟脉冲同步算法(TS-Alg)分布式地生成系统时钟脉冲，而不用外部或者内部时钟振荡器，其方式是i)任意数量的这种TS-Alg通过时钟脉冲信号的任意的、永久的和易受瞬时错误影响的网络(TS-Net)相互交换信息，ii)每个TS-Alg与至少一个功能单元(Fu1，Fu2，…)相联系，生成它们的本地时钟脉冲，(b)所有本地时钟脉冲都被确保维持频率同步，使得在任意的时间内任意两个本地时钟脉冲信号相差最大为给定的不变数量的时钟周期，使得全局系统时钟脉冲可从每个本地时钟脉冲中通过合适时钟脉冲转换电路(除法器等)的下行线路连接来得出，所述系统时钟脉冲使芯片上的任何功能单元能够进行全局同步通信；(c)指定数量的瞬时和/或永久误差会出现在TS-Alg或者TS-Net中，而不影响时钟脉冲生成和/或同步准确度；以及(d)系统时钟脉冲自动地达到最大可能的频率，最大可能的频率由所使用的制造工艺、TS-Alg和TS-Net的布局和布线选择以及工作条件(温度，电源电压等等)来确定。