一种存储器的真实建模验证方法、装置、存储介质和终端

摘要

本发明公开了一种存储器的真实建模验证方法、装置、存储介质和终端，通过使用Verilog代码对非易失存储器的memory cell进行建模，在收到写或者擦指令时，产生一个随机数，根据随机数对memory cell模型执行写或擦，当检测到操作次数达到随机数时，使memory cell模型内的对应地址写为0或擦为1；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的memory cell模型，通过验证memory cell模型去模拟非易失存储器控制端的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查修复操作结果则增强了验证的自动化程度。