一种基于FPGA的Policy卷积神经网络加速器

摘要

本发明提供一种基于FPGA的Policy卷积神经网络加速器，涉及数字集成电路技术领域。该加速器包括输入缓冲模块、卷积模块、缩放模块和Softmax模块；输入缓冲模块将特征图数据输入到卷积模块；卷积模块完成对Policy卷积神经网络的各卷积层及ReLU激活函数的运算，并将运算结果输出到缩放模块；缩放模块将卷积模块输出的特征图数据，经过定点数转浮点数IP核转换成浮点数，然后与偏置数据进行浮点数相加完成位移过程，输出特征图数据，并送入Softmax模块；Softmax模块将由缩放模块输出的数据流进行指数计算；本发明提供的基于FPGA的Policy卷积神经网络加速器，在FPGA平台上实现深度强化学习算法AlphaGo策略网络的前向传播过程，在功耗、处理速度、存储器带宽需求等方面具有更大的优势。