一种纳米CMOS电路常开缺陷的快速容错方法

摘要

本发明公开的纳米CMOS电路常开缺陷的快速容错方法，利用纳米CMOS单元的连通域修改，将存在可用常开缺陷的单元从起各自连通域中标记移除，在与其他单元的连接中继续使用而不是舍弃该缺陷单元的方法，适当利用缺陷单元，提高单元利用率并减小映射面积。同时将纳米CMOS电路划分成若干较小规模阵列进行局部容错，简化容错的难度。再综合局部优化结果，采用禁忌搜索算法结合逃避准则对所提出的方法进行验证，以提高消除常连开缺陷的速度和容错映射的质量，加快纳米CMOS电路结构的实用化进程。本发明在提高单元利用率和映射成功率情况下，可快速消除常开缺陷对纳米CMOS电路逻辑功能的影响，从而有效解决纳米CMOS电路缺陷容错映射问题。