高电压晶体管和低电压非平面晶体管的单片集成

摘要

跨多个非平面半导体主体的高电压晶体管(例如，鳍状物或纳米线)利用个体的非平面半导体主体与非平面晶体管单片地集成。非平面FET可以用于IC内的低电压CMOS逻辑电路，而高电压晶体管可以用于在IC内的高电压电路。栅极叠置体可以设置在将一对鳍状物分隔开的高电压沟道区之上，所述鳍状物中的每个鳍状物用作高电压器件的源极/漏极的部分。高电压沟道区可以是相对于鳍状物凹进的衬底的平面长度。高电压栅极叠置体可以使用包围鳍状物的隔离电介质作为厚栅极电介质。高电压晶体管可以包括被形成到衬底中的由高电压栅极叠置体分隔开的一对掺杂阱，一个或多个鳍状物被包含在每个阱内。