一种具有降低回扫噪声的双倍数据速率时间内插量化器

摘要

一种闪存ADC，包含第一、第二及第三双倍数据速率比较器核心，其用于在比较器时钟的单个时钟周期内的上升沿及下降沿中的每一个期间，确定输入至所述比较器核心的第一差分输入信号的相对电压。耦合至所述第三比较器核心的反相比较器时钟降低回扫噪声。所述ADC包含第一与第二浮动电压参考，其用于将差分比较器输入的电压偏移固定量，及产生第一和第二差分输入信号。所述第三比较器核心交叉耦合在所述第一和第二比较器核心之间。