用于可测试芯片的测试方法、装置及可测试芯片内置电路

摘要

本文公布了一种测试方法、测试装置及可测试芯片内置电路。测试方法包括：在芯片的异步数据路径上插入时序隔离单元，使得相应数据路径的接收端在扫描测试模式下为固定值；配置低速测试时钟，读入插入时序隔离单元后所述芯片的布局布线PR网表，在自动测试向量发生器ATPG环境中产生测试向量；其中，在所述扫描测试模式下所述时序隔离单元输出信号恒为所述固定值。本申请有效平衡了低速stuck‑at的测试向量数目与PR对低速测试模式TIMING的收敛时间，不仅可减少测试成本，而且可加快测试进展，为芯片实现后续环节节省大量时间。