一种超高速低抖动多相位时钟电路

摘要

本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块，鉴相器模块检测参考时钟和反馈时钟间的相位关系，并相应输出“UP”或“Down”脉冲电平到电荷泵，电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平，控制延时链的延时量，用来调整两时钟间的相位差。当两时钟达到同步时，鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成，可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。