Clock recovery; design methodology; high-speed high-resolution ADCs; ultra-low jitter;
机译:高性能ADC中低抖动差分时钟恢复电路的设计方法
机译:重载PLD上155 Mbps时钟/数据恢复电路的设计和性能
机译:基于ω_n域抖动分析的10 Gbit / s时钟和数据恢复IC的低抖动设计方法
机译:高性能ADC的低抖动差分时钟恢复电路设计的方法
机译:用于60 GHz无线通信的集成频率合成器和时钟数据恢复电路的设计。
机译:设计适用于集成电路和衬底嵌入式网络的差分耦合线定向耦合器的严格方法
机译:高性能ADC中低抖动差分时钟恢复电路的设计方法
机译:寻找时钟模拟电路稳态解的混合频率 - 时间方法