高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片

摘要

本发明属于射频集成电路领域，公开了一种高Q值且耐干扰的片上集成电感及其衬底隔离结构和芯片，衬底隔离结构包括：设置在中间区域的电感衬底底盘，以及依次设置在所述电感衬底底盘外的DNW环和Psub环；DNW环与Psub环保持一定的间距，形成反偏的二极管DNP结构，增大了P衬底的负载电阻，对来自外部P衬底上的噪声起到隔离作用，提高了电感抗干扰的能力。本发明采用的电感衬底隔离结构不仅能够有效的抑制电感工作在高频状态下的涡流效应，还能提升电感本身的抗干扰能力；从而大大提高了集成电感的Q值。且本发明在现有普通工艺中就可以实现，不需要去使用电阻率高的特殊工艺，这样还大大降低了芯片制造的成本，提高了同行业的竞争力。